PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-018435

(43) Date of publication of application: 19.01.1996

(51)Int.CI.

H03K 19/086 H01L 21/8222 H01L 27/06

(21)Application number : 06-174788

NIPPON TELEGR & TELEPH CORP (NTT)

(22)Date of filing:

04.07.1994

(72)Inventor:

(71)Applicant:

KISHINE KEIJI


ICHINO HARUHIKO

(54) BIPOLAR LOGIC CIRCUIT

(57)Abstract:

PURPOSE: To provide a bipolar logic circuit capable of making the switching speed of a transistor a high speed while maintaining a low voltage property by the use of a current mirror circuit.

CONSTITUTION: The base and collector of a current mirror driving transistor Q12 are connected to the emitter of an emitterfollower transistor Q10 and the current mirror circuit is constituted of the current mirror driving transistor Q12, a first DC feedback resistor RCM1, connected between the emitter of the current mirror driving transistor Q12 and a power source, a current mirror driven transistor Q5 controlled by an emitter—follower circuit and a second DC feedback resistor RCM connected between the emitter of the current mirror driven transistor Q5 and the power source.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出顧公園番号

特開平8−18435 ′

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.⁶

酸別記号

庁内整理番号

FI

技術表示箇所

HO3K 19/086 H01L 21/8222 27/06

H01L 27/06 101 D

審査請求 未請求 請求項の数5 FD (全 8 頁)

(21)出願番号

特額平6-174788

(71)出版人 000004226

日本電信電話株式会社

(22)出顧日

平成6年(1994)7月4日

東京都新宿区西新宿三丁目19番2号

(72) 発明者 岸根 桂路

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 市野 晴彦

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 川久保 新一

(54) 【発明の名称】 パイポーラ論理回路

(57) 【要約】

【目的】 カレントミラー回路を使用することによる低 電圧性を保ちながら、トランジスタのスイッチング速度 を高速にすることができるバイポーラ論理回路を提供す ることを目的とするものである。

【構成】 エミッタフォロワトランジスタQ10のエミッ タにカレントミラー駆動トランジスタQ₁₂のベースとコ レクタとを接続し、カレントミラー駆動トランジスタQ 12と、このカレントミラー駆動トランジスタQ12のエミ ッタと電源との間に接続されている第1の直流帰還抵抗 R_{CM1} と、エミッタフォロア回路によって制御されるカ レントミラー被駆動トランジスタQ5 と、このカレント ミラー被駆動トランジスタQ5 のエミッタと電源との間 に接続されている第2の直流帰還抵抗RcMとによって、 カレントミラー回路が構成されている。



1

【特許請求の範囲】

【請求項1】 1段以上の縦積構成を有するECL回路 の最も低電位側にある差動対トランジスタのスイッチン グ動作をカレントミラー回路で制御するバイポーラ論理 回路であって、

上記ECL回路を構成するエミッタフォロワ回路は、エ ミッタフォロワトランジスタと、このエミッタフォロワ トランジスタのエミッタにベースとコレクタとが接続さ れているカレントミラー駆動トランジスタと、このカレ ントミラー駆動トランジスタのエミッタと電源との間に 接続されている第1の直列帰還抵抗とで構成され、

上記カレントミラー回路は、上記カレントミラー駆動ト ランジスタと、上記第1の直列帰還抵抗と、上記エミッ タフォロワ回路によって制御されるカレントミラー被駆 動トランジスタと、このカレントミラー被駆動トランジ スタのエミッタと電源との間に接続されている第2の直 列帰還抵抗とで構成されていることを特徴とするバイポ ーラ論理回路。

【請求項2】 請求項1において、

上記第2の直列帰還抵抗と並列に、スピードアップ容量 が接続されていることを特徴とするバイポーラ論理回 路。

【請求項3】 エミッタフォロワトランジスタと;この エミッタフォロワトランジスタのエミッタにベースとコ レクタとが接続されているカレントミラー駆動トランジ スタと;このカレントミラー駆動トランジスタのエミッ タと電源との間に接続されている第1の直列帰還抵抗 と;上記エミッタフォロワトランジスタのエミッタにベ ースが接続され、カレントミラー被駆動トランジスタで あるインバータトランジスタと;このインバータトラン ジスタのコレクタに接続されている負荷抵抗と:上記イ ンバータトランジスタのエミッタに接続されている第2 の直列帰還抵抗と:を有し、上記エミッタフォロワトラ ンジスタのベースが入力端子であり、上記インバータト ランジスタのコレクタが出力端子であることを特徴とす るバイポーラ論理回路。

【請求項4】 請求項3において、

上記第2の直列帰還抵抗と並列に、スピードアップ容量 が接続されていることを特徴とするバイポーラ論理回 路。

【請求項5】 請求項3または請求項4において、

上記エミッタフォロワトランジスタが複数設けられ、こ れら複数のエミッタフォロワトランジスタの共通のエミ ッタに、上記カレントミラー駆動トランジスタのベース とコレクタとが接続され、上記複数のエミッタフォロワ トランジスタの共通のエミッタに、上記インバータトラ ンジスタのベースが接続されていることを特徴とするバ イポーラ論理回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はバイポーラ論理回路にカ レントミラー回路を適用した場合の高速化に関するもの である。

2

[0002]

【従来の技術】図5(1)、(2)は、従来の縦積EC L (Emitter-Coupled Logic)回路のうちで、データラッ チ(以下、「Dラッチ」という)回路を示す図である。 【0003】図5 (1) に示す回路において、上段差動 対(Q_1 、 Q_2)はデータの書込みスイッチ、上段差動 10 対(Q₃、Q₄)はデータの保持スイッチ、下段差動対 (Q5、Q6) はクロックスイッチ、抵抗 (R_{L1}、 R_{L2}) は論理振幅発生用負荷抵抗であり、これらの他 に、定電流源(Q7、R_{CS1})、データのレベルシフト 用エミッタフォロワ (Q8、Q9、R_{EF1}、R_{EF2})、 クロックのレベルシフト用エミッタフォロワ(Q10、Q 11、R_{EF3} 、R_{EF4})が設けられ、クロックは差動信号 を仮定している。

【0004】また、VRDはデータ信号の参照電圧、Vcs は定電流源用電圧、VEEは第1の負側電源電圧、VTTは 20 第2の負側電源電圧であり、上記従来例においては、最 上位側の電源電圧はグランドとしている。通常では、負 **側電源電圧V_{EE}は、-4.5Vまたは-5.2V程度の** 値に設定され、負側電源電圧V_{TT}は、-2.0V程度の 値に設定される。

【0005】上記従来回路における最低電源電圧は、定 電流源トランジスタQ7 を飽和させないという条件で決 まる。ここで、トランジスタの飽和電圧をV_{SAT} 、負荷 抵抗で発生する論理振幅をVL 、定電流源抵抗R_{CS1} で 発生する電圧をV_{RCS}、トランジスタのオン電圧をV_{BE} 30 とすると、クロック信号のHighレベルは-2 VREであ り、トランジスタQ7 のコレクタ電位はー3 VBEになる ために、トランジスタQ7が飽和しないためのVEEの条 件は、

 $V_{EE} < - (3 V_{BE} + V_{SAT} + V_{RCS})$ が成立することである。

[0006] ここで、 $V_{BE}=0.9V$ 、 $V_{RCS}=0.2$ $5 \text{ V}, \text{ V}_{SAT} = 0.4 \text{ V}$ にすると、 $\text{V}_{EE} < -3.35 \text{ V}$ の電源電圧が必要になる。

【0007】図5(2)は、データレベルが負荷抵抗R 40 」で発生したレベルと等しい場合の従来例を示す図であ り、この場合は、

 $V_{EE} < - (2 V_{BE} + V_{SAT} + V_{RCS})$ が成立し、V_{EE}<-2. 45Vの電源電圧を必要とす る。

【0008】これら縦積ECL回路構成において | V_{EE} |を、3.35∨以下、または2.45∨以下へ低電圧 化するためには、定電流源(Q₇、R_{CS1})を省略し、 図5における差動対(Q5、Q6)のエミッタ端子を負 側電源電圧VEEに直接接続させ、差動対(Q5 、Q6)

50 の電流スイッチ動作をカレントミラー回路によって制御

3

することが考えられ、これを図6に示してある。このよ うに、ECL回路を低電圧化するために、カレントミラ 一回路を適用するECL回路を、本件出願人は特願平5 - 195166号で開示している。

【0009】図6は、抵抗R_{CM1} とトランジスタQ₁₂、 Q5 との組み合わせによって、1つのカレントミラー回 路を構成し、また、抵抗R_{CM2} とトランジスタQ₁₃、Q 6 との組み合わせによって、別の1つのカレントミラー 回路を構成する例を示す図である。

【0010】図6に示す背景技術において、トランジス タが飽和しないなら、トランジスタに流れるコレクタ電 流の大きさは、ベースエミッタ間電圧の値でほぼ決まる と考えると、トランジスタ(Q₁₂、Q₅)の組み合わせ と、トランジスタ(Q₁₃、Q₆)の組み合わせとにおい て、両トランジスタのベースエミッタ間電圧の値は同じ であり、したがって、トランジスタQ₁₂、Q₅ の組み合 わせに流れるコレクタ電流の値と、トランジスタQ13、 Q6 の組み合わせに流れるコレクタ電流の値とは、ほぼ 同じ大きさになる。

【0011】このようにカレントミラー回路によって制 御する論理回路、つまり、Current-Mirror-Control-Log ic回路を、以後は、略して「CMCL回路」という。こ 「の場合、Clkまたはこの逆相信号がHighレベルである ときには、設計振幅 $V_L = R_L \times I_L$ を確保できるよう な電流 I L が流れるように、また、CIkまたはこの逆 相信号がlow レベルのときには、ほとんど電流が流れな いように設計することによって、V_{SAT} +V_{RCS} 分だけ 低電圧化することができる。したがって、 $V_{EE}=-2$. OVまで低電圧化が可能になる。

[0012]

【発明が解決しようとする課題】図6に示す背景技術に よれば、カレントミラー回路を適用して定電流源を削除 することによって低電圧化をはかることができるもの の、トランジスタQ5 のスイッチング速度が、抵抗R CM1 とトランジスタQ5 の入力容量とで決定されるRC 時定数によって律速され、トランジスタQ5 のスイッチ ング速度が劣化するという問題があり、また、トランジ スタQ6 のスイッチング速度が、抵抗R_{CM2} とトランジ スタQ6 の入力容量とで決定されるRC時定数によって 律速され、トランジスタQ₆ のスイッチング速度が劣化 40 するという問題がある。

【0013】本発明は、カレントミラー回路を使用する ことによる低電圧性を保ちながら、トランジスタのスイ ッチング速度を髙速にすることができるバイポーラ論理 回路を提供することを目的とするものである。

[0014]

【課題を解決するための手段】本発明は、縦積構成を有 するECL回路の最も低電位側にある差動対トランジス タのスイッチング動作をカレントミラー回路で制御し、

4

ロワトランジスタと、このエミッタフォロワトランジス タのエミッタにベースとコレクタとが接続されているカ レントミラー駆動トランジスタと、このカレントミラー 駆動トランジスタのエミッタと電源との間に接続されて いる第1の直列帰還抵抗とで構成され、カレントミラー 回路は、カレントミラー駆動トランジスタと、第1の直 列帰還抵抗と、エミッタフォロワ回路によって制御され るカレントミラー被駆動トランジスタと、このカレント ミラー被駆動トランジスタのエミッタと電源との間に接 10 続されている第2の直列帰還抵抗とで構成されている。

[0015]

【作用】本発明は、エミッタフォロワトランジスタのエ ミッタにカレントミラー駆動トランジスタのベースとコ レクタとを接続し、カレントミラー駆動トランジスタ と、このカレントミラー駆動トランジスタのエミッタと 電源との間に接続されている第1の直列帰還抵抗と、エ ミッタフォロワ回路によって制御されるカレントミラー 被駆動トランジスタと、このカレントミラー被駆動トラ ンジスタのエミッタと電源との間に接続されている第2 の直列帰還抵抗とによって、カレントミラー回路を構成 したので、カレシトミラー被駆動トランジスタのベース 電流が流れる経路における抵抗の値が小さくなり、カレ ントミラー被駆動トランジスタのスイッチング速度を高 速にすることができ、また、カレントミラー回路を使用 しているので、低電圧性を維持できる。

[0016]

【実施例】図1は、本発明の第1の実施例を示す回路図 である。図1に示す実施例は、図6に示す回路に適用し た場合の回路である。

- 【0017】この実施例は、1段以上の縦積構成を有す るECL回路の最も低電位側にある差動対トランジスタ のスイッチング動作をカレントミラー回路で制御するバ イポーラ論理回路である。また、この実施例において、 上段差動対(Q_1 、 Q_2)はデータの書込みスイッチ、 上段差動対(Q_3 、 Q_4)はデータの保持スイッチ、下 段差動対(Q5、Q6)はクロックスイッチ、抵抗(R L1、RL2)は論理振幅発生用負荷抵抗であり、これらの 他に、1つ目のエミッタフォロワ回路(Q_{10} 、 Q_{12} 、RCM1)と、2つ目のエミッタフォロワ回路(Q_{11} 、
- Q₁₃、R_{CM2})とが設けられ、クロックとしては差動信 号を仮定している。また、VRDはデータ信号の参照電圧 であり、VEEは負側電源電圧であり、最上位側の電源電 圧をグランドにしている。

【0018】つまり、上記実施例においては、ECL回 路を構成するエミッタフォロワ回路は2つ設けられ、1 つ目のエミッタフォロワ回路は、エミッタフォロワトラ ンジスタQ10と、このエミッタフォロワトランジスタQ 10のエミッタにベースとコレクタとが接続されているカ レントミラー駆動トランジスタQ₁₂と、このカレントミ ECL回路中のエミッタフォロワ回路は、エミッタフォ .50 ラー駆動トランジスタQ12のエミッタと電源との間に接

を維持できる。

続されている第1の直列帰還抵抗R_{CM1} とで構成されている。

【0019】また、2つ目のエミッタフォロワ回路は、エミッタフォロワトランジスタQ11と、このエミッタフォロワトランジスタQ11のエミッタにベースとコレクタとが接続されているカレントミラー駆動トランジスタQ13のエミッタと電源との間に接続されている第1の直列帰還抵抗RCM2とで構成されている。

【0020】さらに、上記実施例において、第1の直列帰還抵抗R_{CM1} と、カレントミラー駆動トランジスタQ₅ と、このトランジスタQ₅ のエミッタに接続されている第2の直列帰還抵抗R_{CM}との組み合わせによって、1つ目のカレントミラー回路が構成され、また、第1の直列帰還抵抗R_{CM2} と、カレントミラー駆動トランジスタQ₁₃と、カレントミラー被駆動トランジスタQ₆ と、このトランジスタQ₆ のエミッタに接続されている第2の直列帰還抵抗R_{CM}との組み合わせによって、2つ目のカレントミラー回路が構成されている。

【0021】また、第2の直列帰還抵抗R_{CM}と並列に、 スピードアップ容量C_{SP}が接続されている。

【0022】なお、カレントミラー駆動トランジスタQ12、 Q_{13} は、ある意味ではレベルシフト用トランジスタであるが、従来の概念においては、レベルシフト用トランジスタはエミッタフォロワトランジスタ Q_{10} 、 Q_{11} と同じものであると誤解される余地があるので、本明細書においては、トランジスタ Q_{12} 、 Q_{13} をカレントミラー駆動トランジスタと呼ぶことにする。

【0023】また、カレントミラー被駆動トランジスタ Q5 のエミッタと、カレントミラー被駆動トランジスタ Q6 のエミッタとが切り離されている。

【0024】次に、上記実施例の動作について説明する。

【0025】上記実施例において、1つ目のエミッタフォロワ回路に着目すると、カレントミラー被駆動トランジスタQ5のベース電流が流れる経路には、抵抗RCM1が存在しないので、その経路の抵抗の値が小さくなり、上記べース電流が流れる経路中の抵抗の値とカレントミラー被駆動トランジスタQ5の入力容量とで決定されるRC時定数が小さくなり、したがって、図6に示す背景技術における回路の動作よりも、カレントミラー被駆動トランジスタQ5のエミッタに接続されている第2の直列帰還抵抗RCMと並列にストミラー被駆動トランジスタQ5のスイッチング速度がより高速になる。

【0026】また、2つ目のエミッタフォロワ回路に着 目しても、上記と同様であり、カレントミラー被駆動ト ランジスタQ6 のベース電流が流れる経路には、抵抗RCM2が存在しないので、その経路の抵抗の値が小さくなり、上記ベース電流が流れる経路中の抵抗の値とカレントミラー被駆動トランジスタQ6 の入力容量とで決定されるRC時定数が小さくなり、したがって、図6に示す背景技術における回路の動作よりも、カレントミラー被駆動トランジスタQ6 のスイッチング速度が高速になる。さらに、カレントミラー被駆動トランジスタQ6 のエミッタに接続されている第2の直列帰還抵抗RCMと並

6

カレントミラー被駆動トランジスタQ6 のスイッチング 速度がより高速になる。 【0027】上記実施例においては、背景技術と同様

に、カレントミラー回路を使用しているので、低電圧性

10 列に、スピードアップ容量C_{SP}が接続されているので、

【0028】なお、上記実施例において、カレントミラー被駆動トランジスタQ5のエミッタに接続されている第2の直列帰還抵抗R_{CM}と並列に接続されているスピードアップ容量C_{SP}を削除し、カレントミラー被駆動トランジスタQ6のエミッタに接続されている第2の直列帰還抵抗R_{CM}と並列に接続されているスピードアップ容量C_{SP}を削除するようにしてもよく、このようにしても、図6に示す背景技術における回路よりも、カレントミラー被駆動トランジスタQ5、Q6のスイッチング速度が高速になる。

【0029】図2は、本発明の第2の実施例を示す回路図である。図2(1)は、本発明をNAND回路に適用したものであり、図2(2)は、本発明をEX-OR/NOR回路に適用したものである。

30 【0030】この第2の実施例において、1つ目のエミッタフォロワ回路(Q₁₀、Q₁₂、R_{CM1})、2つ目のエミッタフォロワ回路(Q₁₁、Q₁₃、R_{CM2})、1つ目のカレントミラー回路(Q₁₂、Q₅、R_{CM1}、R_{CM})、2つ目のカレントミラー回路(Q₁₃、Q₁₆、R_{CM2}、R_{CM})、スピードアップ容量C_{SP}については、第1の実

 R_{CM})、スピードアップ容量 C_{SP} については、第1の実施例と同様であり、カレントミラー駆動部の入力端子であるエミッタフォロワトランジスタ Q_{10} 、 Q_{11} のベースには、信号Aとこの信号Aの逆相信号とが入力される。

【0031】図2(1)に示す回路においては、上記140 つ目のカレントミラー回路に制御される差動対を構成する一方のトランジスタ Q_1 のベースに信号Bが与えられ、その差動対を構成する他方のトランジスタ Q_2 のベースにはリファレンス電圧 V_R が与えられる。トランジスタ Q_1 、 Q_2 のコレクタにはそれぞれ負荷抵抗 R_{L1} 、 R_{L2} が接続され、トランジスタ Q_1 のコレクタにNAND信号(=A・Bの逆相信号)を出力する。

【0032】また、カレントミラー被駆動トランジスタ Q_6 と同様のカレントミラー被駆動トランジスタ Q_{16} の コレクタは、トランジスタ Q_2 のコレクタに接続され、 S_{20} AND信号 (= A · B) を出力する端子である。

【0033】図2(2)に示す回路においては、カレントミラー被駆動トランジスタ Q_5 のコレクタは、差動対(Q_1 、 Q_2)のエミッタに接続され、カレントミラー被駆動トランジスタ Q_6 のコレクタは、差動対(Q_3 、 Q_4)のエミッタに接続され、トランジスタ Q_1 、 Q_3 のコレクタには負荷抵抗 R_{L1} が接続され、トランジスタ Q_2 、 Q_4 のコレクタには負荷抵抗 R_{L2} が接続され、トランジスタ Q_2 のベースとトランジスタ Q_3 のベースとトランジスタ Q_3 のベースとにリファレンス電圧 V_R が与えられる。

【0034】また、図2(2)に示す回路においては、トランジスタ Q_1 、 Q_3 のコレクタから、信号Aと信号Bとを入力とするEX-OR信号が出力され、トランジスタ Q_2 、 Q_4 のコレクタから、信号Aと信号Bとを入力とするEX-NOR信号が出力される。

【0035】図3は、本発明の第3の実施例を示す図であり、1つのトランジスタのオン、オフ動作を、カレントミラー回路で制御する回路を示す図である。

【0036】図3(1)は、インバータに本発明を適用した場合の回路を示す図であり、図3(2)は、NOR回路に本発明を適用した場合の回路を示す図である。

【0037】図3(1)に示す実施例は、エミッタフォロワトランジスタQ20と、エミッタフォロワトランジスタQ20のエミッタにベースとコレクタとが接続されているカレントミラー駆動トランジスタQ31と、このカレントミラー駆動トランジスタQ31のエミッタと電源との間に接続されている第1の直列帰還抵抗RCM1と、不接続されているインバータトランジスタQ32のエミッタにベースが表ラー被駆動トランジスタである)と、インバータトランジスタQ32のエミッタに接続されてロックタの直列帰還抵抗RCMとを有し、エミッタフォバータトランジスタQ32のコレクタが出力端子である。

【0038】また、第2の直列帰還抵抗R_{CM}と並列に、 スピードアップ容量C_{SP}が接続されている。

【0039】図3(1)に示す実施例においては、入力信号Aに対して逆相の信号を出力することになり、インバータを構成する。この場合、カレントミラー被駆動トランジスタQ32のベース電流が流れる経路には、抵抗RCM1が存在しないので、その経路の抵抗の値が小さくかり、上記ベース電流が流れる経路中の抵抗の値とカントミラー被駆動トランジスタQ32の入力容量とで決トランジスタQ32のスイッチング速度がより高速になる。また、カレントミラー被駆動トランジスタQ32のスイッチング速度がより高速になる。また、カレントミラー回路

を使用しているので、低電圧性を維持できる。

【0040】なお、図3(1)に示す実施例において、カレントミラー被駆動トランジスタQ32のエミッタに接続されている第2の直列帰還抵抗R_{CM}と並列に接続されているスピードアップ容量C_{SP}を削除してもよく、このようにしても、カレントミラー被駆動トランジスタQ32のスイッチング速度が高速になる。

8

【0041】図3(2)に示す実施例は、基本的には、図3(1)に示す実施例と同じであるが、エミッタフォ10 ロワトランジスタQ20の代わりに、複数のエミッタフォロワトランジスタQ21、Q22、Q23を設け、これら複数のエミッタフォロワトランジスタQ21、Q22、Q23の共通のエミッタに、カレントミラー駆動トランジスタQ31のベースとコレクタとが接続され、エミッタフォロワトランジスタQ21、Q22、Q23の各ベースに入力信号A、B、Cを付与し、また、複数のエミッタフォロワトランジスタQ21、Q22、Q23の共通のエミッタに、カレントミラー被駆動トランジスタであるインバータトランジスタQ32のベースが接続されている。

20 【0042】図3(2)に示す実施例は、入力信号A、B、Cの論理和信号の逆相信号を出力し、つまり、3入力/NORを構成している。

【0043】この場合も、カレントミラー被駆動トランジスタQ32のスイッチング速度が高速になり、また、カレントミラー回路を使用しているので、低電圧性を維持でき、スピードアップ容量CSPを削除して、カレントミラー被駆動トランジスタQ32のスイッチング速度が高速になる。

【0044】図4は、上記実施例と背景技術におけるC 30 MCLとの間で遅延時間を比較した図である。

【0045】この図は、図3(1)に示す実施例のインバータにおける特性と、背景技術におけるCMCLのインバータにおける特性とを比較したものである。つまり、入力両相信号のクロスポイントに対する実施例インバータにおける出力両相波形のクロスポイントの遅延と、入力両相信号のクロスポイントに対する背景技術CMCLインバータにおける出力両相波形のクロスポイントの遅延とを、回路シュミレータを用いて比較したものである(この場合、トランジスタとしては0.5μルールのSiバイポーラを想定してある)。すなわち、背景技術CMCLインバータでは上記遅延時間が98psであり、実施例インバータにおける上記遅延時間が47psであり、したがって、上記実施例においては、背景技術と比較すると、その遅延時間が半分以下に減少し、高速化を実現することができる。

[0046]

【発明の効果】本発明によれば、カレントミラー回路を使用することによる低電圧性を保ちながら、トランジスタのスイッチング速度を高速にすることができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す回路図であり、図 6に示す背景技術の回路に適用した場合の回路である。

【図2】本発明の第2の実施例を示す回路図である。

【図3】本発明の第3の実施例を示す図である。

【図4】上記実施例と背景技術におけるCMCLとの間 で、遅延時間を比較した図である。

【図5】従来の縦積ECL回路のうちで、Dラッチ回路 を示す図である。

【図6】ECL回路を低電圧化するために、カレントミ 10 R_{CM}…第2の直列帰還抵抗、 ラー回路を適用する背景技術としてのECL回路を示す

図である。

【符号の説明】

Q1、Q2…データの書込みスイッチ用上段差動対、

10

Q3、Q4 …データの保持スイッチ用上段差動対、

Q5、Q6 …クロックスイッチ用下段差動対、

RL1、RL2…論理振幅発生用負荷抵抗、


VRD…データ信号の参照電圧、

VEE…負側電源電圧、


RCM1、RCM2 …第1の直列帰還抵抗、


Csp…スピードアップ容量。

【図1】



【図2】







K3131

K3131


【図3】



[図4]




(2)





K3131

K3131









K3191